唐家三少,大主宰天蚕土豆

　　在大學(xué)差分信號圖的“微機(jī)原理”課程中差分信號圖，大家一定學(xué)過PCI總線知識，PCI總線就是典型的“多負(fù)載”總線，PCI數(shù)據(jù)線、地址線都是連接多個(gè)負(fù)載。

　　早期的電腦主板會有多個(gè)PCI插槽、每個(gè)PCI插槽都可以增加一個(gè)PCI外設(shè)板卡（如：聲卡、顯卡、網(wǎng)卡等），每個(gè)PCI外設(shè)板卡都可以理解為一個(gè)負(fù)載，外設(shè)板卡與CPU之間的通信通過PCI總線連接，例如：Data0信號就要把CPU主板、聲卡、顯卡、網(wǎng)卡等多塊PCB板連接在一起。

　　PCI總線是典型的并行總線，缺點(diǎn)是占用芯片管腳數(shù)量太多，不利于系統(tǒng)數(shù)據(jù)交換容量的提升。所以，在并行總線的基礎(chǔ)上，出現(xiàn)了串行總線、一對差分串行信號的信號速率相當(dāng)于以往多條單端并行信號的信號速率總和，這需要借助于芯片的SerDes技術(shù)。

　　所謂“總線拓?fù)浣Y(jié)構(gòu)”，適用于多負(fù)載總線，指的是一條總線上的負(fù)載間的連接方式。舉個(gè)簡單的例子：A、B、C三個(gè)負(fù)載通過總線進(jìn)行連接，物理實(shí)現(xiàn)上可以先把A和B進(jìn)行連接、再把B和C進(jìn)行連接差分信號圖；也可以先把A和C進(jìn)行連接、再把C和B進(jìn)行連接；也可以從A把總線引出、在連接B/C之前在某點(diǎn)進(jìn)行分叉再連接到B和C。

　　1.常見信號拓?fù)浣Y(jié)構(gòu)

　　最常見的信號總線拓?fù)浣Y(jié)構(gòu)有以下四種：

　　點(diǎn)到點(diǎn)、菊花鏈、星型、遠(yuǎn)端簇型。

　　1.1 點(diǎn)到點(diǎn)拓?fù)浣Y(jié)構(gòu)

　　該拓?fù)浣Y(jié)構(gòu)簡單，整個(gè)網(wǎng)絡(luò)的阻抗特性容易控制，時(shí)序關(guān)系也容易控制，常見于高速雙向傳輸信號線；常在源端加串行匹配電阻來防止源端的二次反射。

　　1.2 菊花鏈拓?fù)浣Y(jié)構(gòu)

　　如上圖所示，菊花鏈拓?fù)浣Y(jié)構(gòu)也比較簡單，阻抗比較容易控制。

　　菊花鏈拓?fù)浣Y(jié)構(gòu)的特征是每個(gè)接收端最多只和2個(gè)另外的接收端/發(fā)送端相連，連接每個(gè)接收端的stub線需要較短。該結(jié)構(gòu)的阻抗匹配常在終端做，用戴維南端接比較合適。

　　1.3 星型拓?fù)浣Y(jié)構(gòu)

　　星型拓?fù)浣Y(jié)構(gòu)如上圖所示，該總線拓?fù)浣Y(jié)構(gòu)下PCB布線比較復(fù)雜，阻抗不容易控制，但是PCB布線時(shí)序比較容易控制，只要控制從驅(qū)動端Driver到各個(gè)接收端Receiver的布線長度一致即可。星形拓?fù)浣Y(jié)構(gòu)需要特別在Receiver端做好信號匹配設(shè)計(jì)、消除終端反射。

　　1.4 遠(yuǎn)端簇型拓?fù)浣Y(jié)構(gòu)

　　遠(yuǎn)端簇型拓?fù)浣Y(jié)構(gòu)可以看做是星型拓?fù)浣Y(jié)構(gòu)的一種變形結(jié)構(gòu)。

　　遠(yuǎn)端簇型拓?fù)浣Y(jié)構(gòu)要求從驅(qū)動端Driver到交叉T點(diǎn)的PCB布線長度要遠(yuǎn)遠(yuǎn)大于交叉T點(diǎn)到各個(gè)接收端Receiver的PCB布線長度，同時(shí)交叉T點(diǎn)到各個(gè)接收端Receiver的距離要盡量等長，信號匹配設(shè)計(jì)可以做在交叉T點(diǎn)處。

　　遠(yuǎn)端簇型拓?fù)浣Y(jié)構(gòu)是一種常用于DDR總線的地址、數(shù)據(jù)線PCB布線設(shè)計(jì)的拓?fù)浣Y(jié)構(gòu)。

　　2.信號拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)關(guān)注點(diǎn)

　　多負(fù)載總線的拓?fù)浣Y(jié)構(gòu)在實(shí)際PCB設(shè)計(jì)實(shí)現(xiàn)時(shí)，需要關(guān)注以下三個(gè)方面：

　　時(shí)序、Stub、信號匹配

　?。?）時(shí)序：總線一般會有傳輸延時(shí)、總線間時(shí)序關(guān)系（相對延時(shí)）的要求，在PCB設(shè)計(jì)實(shí)現(xiàn)時(shí)需要考慮：從驅(qū)動器到接收器的PCB走線長度、一組總線的PCB布線等長設(shè)計(jì)；

　?。?）Stub：通俗的說就是PCB走線分叉，Stub長度控制的越短、信號由于分叉造成的反射影響就會越小，信號質(zhì)量越容易控制。

差分信號圖_差分信號電路圖

　　Stub在哪些情況下存在呢，實(shí)際上Stub在實(shí)際互連鏈路中是隨處存在的；

　　比如，PCB的孔一般是通孔、即從TOP面打通到BOTTOM面，而PCB走線的連接如果位于中間某層，從信號傳輸流向的角度考慮，PCB孔的一部分就會成為Stub，如下圖所示：這是PCB過孔的剖面圖，信號從紅色走線通過過孔連接流向藍(lán)色走線，這時(shí)圖中標(biāo)識的藍(lán)色走線以下的過孔孔銅就會是此信號傳輸鏈路的Stub、多余無用的走線分叉；

　　再比如，PCB走線直接連接到接收端芯片管腳，這時(shí)從互連鏈路設(shè)計(jì)表面上看，走線已經(jīng)不存在Stub了，但對于多負(fù)載總線即使在這種理想布線的情況下同樣是存在Stub的，因?yàn)樾酒旧頃蟹庋b，封裝內(nèi)也存在銅互連走線，芯片器件封裝內(nèi)的銅互連走線對其它接收端互連鏈路來說也是一段Stub，只是這段Stub比較短、通常被忽略了而已；

　　從PCB設(shè)計(jì)的角度，要控制Stub，一方面要嚴(yán)格按照仿真確定的布線拓?fù)浣Y(jié)構(gòu)與規(guī)則進(jìn)行布線設(shè)計(jì)，另一方面在布線設(shè)計(jì)習(xí)慣上要注意不要隨意在互連鏈路上增加過孔Via、盡量將PCB走線連接到芯片管腳或距離芯片管腳很近的Via。

　　PCB上對于連接器孔Stub有一種Backdrill的加工工藝，就通過增加一次鉆孔工序?qū)o用的孔銅去除，通常這種加工工藝用于信號速率超過3.125Gbps以上的信號速率，是否需要Backdrill可以通過信號仿真分析確定，示意圖如下：

差分信號圖_差分信號電路圖